隨著AI晶片運算效能持續攀升，單晶片功耗已突破千瓦等級，如何有效降低電力傳輸損耗，成為AI資料中心與高效能運算面臨的新挑戰。
日月光投控旗下日月光半導體14日宣布擴展PowerSiP平台，推出3D系統級封裝（SiP）解決方案，透過垂直整合電壓調節模組，縮短電力從印刷電路板傳輸至處理器的距離，可將寄生佈線損耗降低逾50%。
日月光指出，目前高效能AI系統單晶片功耗已突破千瓦等級，在低於1伏特的工作電壓下，峰值電流需求更超過1,000安培，使高效率電力傳輸成為系統設計的重要課題。
傳統供電架構主要採取橫向配置，電力必須經過印刷電路板、封裝基板及多層互連結構，才能送達處理器。當電流需求大幅提高，過長的傳輸路徑所產生的寄生損耗，也可能影響整體系統效率。
針對這項挑戰，日月光此次利用3D系統級封裝技術，將電壓調節模組垂直整合於處理器下方，使電力能夠從印刷電路板直接向上傳輸至晶片，減少傳統橫向供電所需的佈線距離。
日月光集團研發副總張欣晴博士表示：「能源效率已然成為次世代AI系統的關鍵挑戰。透過縮短大電流傳輸路徑，我們的垂直整合PowerSiP解決方案可減少50%以上的寄生佈線損耗，直接轉化為系統層面顯著的節電效益。」
值得留意的是，日月光強調的50%以上改善幅度，主要針對電力傳輸過程中的寄生佈線損耗，而非整體晶片功耗或資料中心總用電量降低50%，實際系統節能效果仍取決於處理器、供電架構及整體系統設計。
除了縮短供電路徑，日月光也透過多項先進封裝技術，解決AI運算系統在高密度整合下的空間與厚度限制，包括配置於無核基板之間的雙面連接電容，以及高縱橫比達4:1的銅柱整合技術。
日月光集團研發副總洪志斌博士指出，AI系統對於印刷電路板至晶片電源傳輸的高規格需求，使得最終階段的電壓調節日益重要，PowerSiP讓緊湊、高密度的電壓調節模組能夠直接配置於處理器正下方。
日月光執行副總Yin Chang表示，隨著AI基礎設施的運算架構日益異質化與模組化，系統層級能源效率已成為關鍵競爭因素，PowerSiP正是透過封裝創新，回應系統級供電的挑戰。
他指出，日月光運用已完成認證的先進封裝技術，提供客戶具彈性的整合工具，使其能夠設計體積更小、整合密度更高的電壓調節模組，並垂直整合至次世代GPU、TPU及客製化ASIC運算架構。
日月光表示，未來將持續深化PowerSiP平台的垂直整合供電解決方案，協助客戶因應下一代AI系統在高電流、高功耗及空間限制下的設計挑戰。
